从「造芯」到「封芯」：英特尔的差异化突破口
在 11 月上旬于釜山举行的 2026 国际微电子封装研讨会（ISMP 2026）上，英特尔代工（Intel Foundry）封装总监 Lee Kyu-oh 公布了 EMIB-T 的封装路线图。这并非一次新品发布，而是英特尔在先进封装这条「第二战场」上的高调宣示：当台积电的 CoWoS 产能被 AI 加速器预订一空，谁能为无力拿到足够封装产能的客户提供可信的替代方案，谁就握住了 AI 硬件链条里新的议价权。EMIB-T 是英特尔嵌入式多芯片互连桥接（EMIB）的升级版，核心变化是在每颗硅桥里加入硅通孔（TSV），用垂直电连接直接给裸片供电与走信号，从而解决上一代桥接方案因电压降而受限的瓶颈；升级后的硅桥还集成了金属-绝缘体-金属电容（MIMCap），在算力负载骤增时抑制电源噪声。
90% 晶圆利用率：桥接架构 vs 全尺寸中介层
EMIB-T 的经济账建立在「只在需要连接的地方放硅」上。传统 CoWoS-L 用一整片大尺寸硅中介层承载所有裸片，硅晶圆利用率约 60%；而 EMIB-T 把小型局部硅桥直接嵌入有机封装基板，省掉整层中介层，英特尔给出的晶圆利用率超过 90%。利用率差距直接变成材料与成本优势——据供应链评估，EMIB-T 相对台积电 CoWoS-L/R 的成本差距最高可达 50%。第三方成本模型（iFAST / FSM 汇编）给出的单位面积报价约为 EMIB-T 0.25 美元/mm²、CoWoS-L 0.39 美元/mm²、台积电 CoPoS 0.29 美元/mm²。技术参数上，英特尔在工程论文中演示了一级互连凸点间距缩小到 25 微米，支撑 UCIe 接口最高 64 Gbps 的传输速率，并向下兼容 HBM4 / HBM4e 等下一代内存标准。
供给格局：台积电 95% 份额下的 15%–20% 缺口
这场较量之所以发生，根子在供给。台积电掌握约 95% 的先进 2.5D 封装产能，到 2027 年前预计存在 15%–20% 的供给缺口；英伟达一家就消耗了台积电约一半的 CoWoS 产能，把其他芯片设计公司与云厂商的交付周期压到 50 周以上。对谷歌、亚马逊这类自研 AI 芯片的云巨头而言，封装配额直接卡住了自家服务器的部署节奏，于是「第二货源」从可选项变成了必答题。对英特尔来说，封装是它在台积电主导的先进制造之外，最现实的一块立足点——客户不必把芯片交给英特尔制造，也能使用英特尔的封装，这降低了试水的门槛；这也解释了为何英特尔愿意把互连架构（而非整颗芯片）作为争夺的标的。
客户与设计赢单：谷歌、联发科、亚马逊、SK 海力士
设计赢单正在加速。据 KeyBanc 与 ZDNet Korea 报道，联发科为谷歌定制的 TPU v9x「Humu Fish」推理芯片已确认采用 EMIB-T 封装（TrendForce 还提到同系列的 TriggerFish 也在评估之列）；亚马逊、谷歌均在评估把 EMIB-T 用于自研数据中心加速器。存储侧，SK 海力士与三星正在测试各自 HBM4 基础裸片与英特尔封装产线的接口兼容性，一旦通过认证，HBM 就能绕开台积电封装生态另辟通道。产能上，英特尔已向中国台湾地区设备商下达大规模 EMIB 设备采购订单，预计 2026 年产能翻番，优先供给谷歌、英伟达、SK 海力士等核心客户；并与封装外包伙伴 Amkor 合作，在韩国工厂提供「代工无关」的封装服务，把第三方 compute tile 绑到英特尔基板上，进一步放大客户自由度。
路线图与大型化：120×120 → 240×240 毫米
EMIB-T 的路线图把技术红利与 AI 封装「越大越香」的趋势绑在一起。2026 年量产的封装尺寸最大 120×120 毫米，集成 12 颗 HBM 与 20 多个 EMIB 硅桥；开发中下一代目标 120×180 毫米，HBM 增至 16 颗以上、硅桥至少 38 个；远期规划指向 240×240 毫米，集成 32 颗以上 HBM 与 70 多个硅桥。更小的硅 footprint 也带来热优势：硅桥与有机基板的热膨胀失配更小，使封装支持超过 1000 瓦的热设计功耗（TDP）。英特尔称 EMIB-T 计划 2026 年进入生产、2027 年上量，外部大规模量产预计 2027 年下半年、2028 年规模出货——这也意味着短期内它仍难对台积电的在产 CoWoS-L 形成替代，更多是补缺口而非抢存量。
商业意义与风险边界
对英特尔代工而言，EMIB-T 是财报会上反复强调的「被低估资产」：CFO David Zinsner 称相关客户将带来数十亿美元级别的年收入潜力。但边界必须看清：EMIB 封装良率约 90%，而台积电 CoWoS 良率约 95%–98%，八个百分点的差距在单封装集成数十颗 HBM、价值极高的场景下不可小觑；基板（先进有机 buildup 基板）采购仍是英特尔的硬约束，额外基板产能要到 2027 年下半年才到位；客户「评估」不等于「承诺」，平台切换需设计方提前两三年锁定互连架构。台积电也在以超过 80% 的复合年增速扩张 CoWoS 并外协 ASE，并在 2028 年前把 CoWoS-L 作为主流方案——这场封装之争，短期看的是谁能补上 15%–20% 的缺口，长期看的是良率、基板与生态的合力。
信息来源
- East Asia Brief（L2）：Intel pits EMIB-T packaging against TSMC to win AI chip orders（2026-11-05，一手报道釜山演讲）
- TrendForce（L2）：Intel Reportedly Touts 90%+ Wafer Utilization with Interposer-Free EMIB（引 ZDNet Korea / 经济日报，2026-11-05）
- 新浪财经转快科技（L2）：英特尔 EMIB 封装迎来巨大商机，良率超 90%、成本比 CoWoS 低 50%（2026-11-06）
- Crypto Briefing（L2）：Intel's EMIB-T takes aim at TSMC's CoWoS-L as AI chip packaging gets crowded（2026-11-05）